0
该器件具有两个差分输入，通过IN_SEL控制引脚进行选择。两个输入均配备中心抽头、差分、100 欧姆片内端接电阻，接受直流耦合LVPECL、CML、3.3 V CMOS（单端）以及交流耦合1.8 V CMOS、LVDS和LVPECL输入。提供V(REF)x引脚用于偏置交流耦合输入。
ADCLK948内置8个全摆幅射极耦合逻辑（ECL）输出驱动器。对于LVPECL（正ECL）工作模式， V(CC) 偏置至正电源， V(EE) 偏置至接地。对于ECL工作模式， V(CC) 偏置至接地， V(EE) 偏置至负电源。输出级旨在从各端将800 mW直接驱动至端接于VCC -2V的50 欧姆负载，从而获得1.6 V的总差分输出摆幅。
ADCLK948采用32引脚LFCSP封装，额定工作温度范围为-40°C至+85°C标准工业温度范围。
图1所示电路将ADF4351集成锁相环（PLL）和压控振荡器（VCO）与ADCLK948接口，后者可通过ADF4351的一路差分输出提供多达八路差分、低电压正射极耦合逻辑（LVPECL）输出。
电路将ADF4351集成锁相环(PLL)和压控振荡器(VCO)与ADCLK948接口，后者可通过ADF4351的一路差分输出提供多达八路差分、低电压正射极耦合逻辑(LVPECL)输出。
图1所示电路将ADF4351集成锁相环(PLL)和压控振荡器(VCO)与ADCLK948接口，后者可通过ADF4351的一路差分输出提供多达八路差分、低电压正射极耦合逻辑(LVPECL)输出。
