0
ADL5391的最重大改进是采用了新型乘法器内核架构，与1970年沿用至今的传统类型相比，有显著的不同。传统结构采用电流模式、跨导线性内核，其X和Y输入本质上是非对称的，导致相对幅度和时序存在对齐误差，高频时会出现问题。新型乘法器内核通过为X和Y输入提供对称的信号路径，消除了这些对齐误差。Z输入允许信号直接施加到输出端。它可用来消除载波或施加静态失调电压。
全差分X、Y和Z输入接口在±2 V电压范围内可以工作，并可用于单端模式。用户可在这些输入端施加共模，使内部设置的V(POS)/2低至地。如果这些输入采用交流耦合，其标称电压将为V(POS)/2。这些输入接口均具有500 欧姆输入阻抗（频率高达约700 MHz），并在2 GHz时降至50 欧姆。增益比例输入GADJ，可用于对单位增益比例常数(α)进行微调。
差分输出在V(POS)/2共模下可具有±2 V摆幅，并且可以采用单端模式。输出共模设计用于与另一个ADL5391的输入直接接口。直流轻载以地为参考；不过，建议对重负载进行输出交流耦合。
ENBL引脚可将ADL5391快速禁用至待机模式。它采用4.5 V至5.5 V电源供电，功耗约为130 mA。
ADL5391采用ADI公司专有的高性能、65 GHz、SOI互补、SiGe双极性IC工艺制造。提供符合RoHS标准的16引脚、LFCSP封装，工作温度范围为-40°C至+85°C。提供评估板。
应用
