0
|
|
ADN4667接收低压TTL/CMOS逻辑信号，并将其转换为一个差分电流输出信号，来驱动双绞线等传输媒介，输出电流的典型值为±3.1 mA。传输信号在接收端的终端电阻上产生典型值为±310 mV的差分电压。然后再通过 ADN4668 等LVDS接收器转换为TTL/CMOS逻辑电平。
ADN4667还提供高电平和低电平有效的使能/禁用输入（EN和/EN）。这些输入控制全部的4个驱动器，并在禁用状态关闭电流输出，以将待机功耗降低至10 mW（典型值）。
ADN4667及与其配合使用的LVDS接收器ADN4668，可为高速点对点数据传输提供全新的解决方案，并为发射极耦合逻辑（ECL）或正电压射极耦合逻辑（PECL）提供低功耗的替代方案。
应用
Data Sheet, Rev. A, 5/08
