PLL支持12 MHz至160 MHz范围内的输入参考频率。PFD输出控制一个电荷泵,其输出驱动一个片外环路滤波器。
然后,环路滤波器输出施加于一个集成式VCO。VCO输出(2 × fLO再施加于一个LO分频器和一个可编程PLL分频器。可编程PLL分频器由一个西格马-得尔塔调制器(SDM)进行控制。SDM的模数可以在1至2047范围内编程。
有源混频器可将单端50 欧姆 RF输入转换为200 欧姆差分IF输出。IF输出的工作频率最高可达500 MHz。
ADRF6604采用先进的硅锗BiCMOS工艺制造。采用符合RoHS标准的40引脚、6 mm x 6 mm LFCSP封装,带裸露焊盘。额定温度范围为-40 ℃至+85 ℃。
应用
ADRF6604:2500MHzto2900MHzRxMixerwithIntegratedFractional-NPLLandVCOTheADRF6604isahighdynamicrangeactivemixerwithintegratedPLLandVCO.ThePLL