代 表 公 司 意大利米兰SGS公司 元件种类或用途晶体管 典 型 型 号 公　司　简　介

具有相互独立的数据输入端、公共的CP和CR输入端，在时钟上升沿数据传送到Q输出端。CR为低电平时，触发器同时复位。真值表功能： Inputs 输入Outputs 输出Clear Clock D Q Q (Note 1) L X X L H H ↑ H H L H ↑ L L H H H

　由前面的叙述可知，CP的连接位置不同，计数器的功能也就不同。因此，适当地设计电路结构，可使计数器兼有加法、减法计数功能。图Z1508为三位异步可逆计数器的逻辑图，图中，X＝1时，计数器执行加法计数，X＝0时，执行减法计数。为简便起见，图中未标明J＝K＝１的连线，也未绘出复位线。

令CP脉冲作用之前触发器的状态为初始状态，CP脉冲作用后的状态为下一状态(次态)，和是当CP=0时用来决定触发器初态的，CP脉冲作用之前触发器的初态状态由和(CP=0时)决定。如CP=0，=0时，触发器Q=0，即置0”；如CP=0

;;;; 第一信号鉴别电路的核心是集成四锁存D触发器CC4042（如图10-38所示电路图中的D1）。CC4042内含4个独立的锁存型D触发器。它们共用时钟脉冲端CP和极性选择端POL。只有当CP与POL逻辑状态相同时，D端数据才被传输至Q端，否则数据被锁存。其引脚功能如图10-40所示。

令CP脉冲作用之前触发器的状态为初始状态，CP脉冲作用后的状态为下一状态(次态)，和是当CP=0时用来决定触发器初态的，CP脉冲作用之前触发器的初态状态由和(CP=0时)决定。如CP=0，=0时，触发器Q=0，即置“0”；如CP=0，=0时，触发器Q=1，即置

二进制数的减法运算规则：1－1＝0，0—1不够，向相邻高位借位，10－1＝1；各触发器应满足两个条件：每当CP有效触发沿到来时，触发器翻转一次，即用T′触发器。控制触发器的CP端，只有当低位触发器Q由0→1（上升沿）时，应向高位CP端输出一个借位信号（有效触发沿），高位触发器翻转，计数减1。由JK触发器组成的4位二进制减法计数器:① 逻辑图。

本设计中的10组或10只喇叭是轮流发声的。如分布在大厅四周时，可产生极佳的环绕流水效果；如分置于屋顶和地面，则产生一会儿来自天上，一会儿来自地下的跳跃式的声音效果。电路中，单结晶体管BG11和R1、R2及C11组成脉冲振荡器，输出正脉冲到十进制计数器CD4017的CP端14脚。当CD4017的CP端输入正脉冲时，其Q0-Q9端将依次输出高电平。此高电平到BG1

必须满足二进制加法原则：逢二进一（1+1=10，即Q由1加1→0时有进位）；各触发器应满足两个条件：每当CP有效触发沿到来时，触发器翻转一次，即用T′触发器。控制触发器的CP端，只有当低位触发器Q由1→0（下降沿）时，应向高位CP端输出一个进位信号（有效触发沿），高位触发器翻转，计数加1。由JK触发器组成4位异步二进制加法计数器。

而这里SD=S•CP，RD=R•CP。 故要求S(或R)和CP同时为高电平的时间应满足tW(S•CP)≥2tpd。传输延迟时间：从S和CP（或R和CP）同时变为高电平开始，到输出端新状态稳定地建立