该\x92FCT646T器件由一个3态d型触发器的总线收发电路和控制电路组成，用于多路复用直接从输入总线或内部寄存器传输数据。当适当的时钟引脚进入高逻辑水平时，A或B总线上的数据被记录到寄存器中。输出启用(G\)和DIR输入控制收发器func开启。在收发模式下，高阻抗端口上的数据可以存储在A或B寄存器中，或同时存储在这两种寄存器中。选择控件(SAB, SBA)可以多重存储和真实(透明模式)数据。当G\低时，DIR决定哪个总线接收数据。在isola on模式下(G\是高的)，A数据可以存储在B寄存器和/或B数据可以存储在A寄存器。

这些设备完全指定为par al-power-down应用程序使用I(off)。I(关)电路禁止输出，防止损坏电流回流通过设备时，它是断电。