DAC5686是一个双通道16位高速数模转换器(DAC)，集成了2×、4×、8×和16×插值滤波器，一个数控振荡器(NCO)，板载时钟倍增器和片上电压基准。DAC5686被专门设计为允许DAC和ASIC (FPGA)之间的低输入数据率和高输出传输中频(IF)。目标应用包括有线和无线通信系统中的高速数字数据传输和高频直接数字合成DDS。

DAC5686提供三种操作模式:双通道、单边带和正交调制。在双通道模式下，插值滤波提高了DAC的更新速率，从而减少了sinx/x的滚动，并允许使用放松模拟后滤波。

单边带模式为模拟正交调制器提供了一个替代接口。信道载波选择在基带通过ASIC/FPGA混频实现。从ASIC/FPGA的基带I和Q输入到DAC5686，然后在DAC5686的两个dac的输出处执行复杂的混合，产生希尔伯特变换对。外部射频正交调制器然后执行最后的单边带上转换。DAC5686的复杂混合频率可灵活选择32位可编程的NCO。

射频正交调制器不匹配的增益和偏置导致不必要的边带和本振馈通。DAC5686中的每个DAC都有一个11位的偏移调整和12位的增益调整，以补偿正交调制器输入不平衡，从而降低射频滤波要求。

在正交调制模式下，片上混频提供基带到中频的上转换。混合频率灵活选择32位可编程的NCO。信道载波选择在基带通过ASIC/FPGA的复杂混频实现。从ASIC/FPGA输入基带I和Q到DAC5686，它将低数据率信号插值到高数据率信号。从DAC5686的单个DAC输出是最终的中频单边带频谱呈现给RF。

2×、4×、8×和16×插值滤波器作为半带2×插值滤波器的级联实现。未使用的滤波器的插补率低于16×关闭，以减少功耗。DAC5686提供了一种全旁路模式，使用户能够旁路所有的插值和混合。

DAC5686锁相环时钟倍增器控制数字滤波器和DAC核心的所有内部时钟。差分时钟输入和内部时钟电路提供了最佳的抖动性能。支持正弦波时钟输入信号。PLL可以被一个以DAC核心更新速率运行的外部时钟所绕过。锁相环的时钟分频器确保数字滤波器在正确的时钟频率上工作。

DAC5686的模拟电源电压为3.3 V，数字电源电压为1.8 V。数字I/ o兼容1.8 v和3.3 v CMOS。功率耗散是950兆瓦的最大操作条件。DAC5686提供标称满量程差动电流输出20 mA，支持单端和差动应用。输出电流可以直接输入负载，而不需要额外的外部输出缓冲器。该装置是专门为差动变压器耦合输出与50-双重负载终止。对于20ma满量程输出电流，支持4:1阻抗比(输出功率为4dbm)和1:1阻抗比变压器(输出功率为- 2dbm)。

DAC5686的工作模式是通过串行接口编程寄存器配置的。串行接口可以配置为3针或4针接口，允许它与许多工业标准的微处理器和微控制器通信。数据(I和Q)可以作为两个数据总线上独立的并行流输入到DAC5686，也可以作为一个数据总线上的单个交错数据流输入。

一个精确的芯片上1.2 v温度补偿带隙参考和控制放大器允许用户调整全量程输出电流从20毫安到2毫安。这提供20分贝增益范围控制能力。或者，外部参考电压可以应用于最大的灵活性。该设备采用SLEEP模式，可将待机功率降低至约10mw，从而最大限度地降低系统功耗。

DAC5686是一个100针HTQFP封装。该设备的特点是可在-40°C至85°C的工业温度范围内工作。