DS90CR485设备将24个LVCMOS/LVTTL双边缘输入(每个时钟周期中锁存48位数据)串行化到8个低压差分信号(LVDS)流。锁相发送时钟也与第9条LVDS链路上的数据流并行。宽幅TTL总线减少到几条LVDS线减少了电缆和连接器的尺寸和成本。双边输入在时钟的上升边和下降边上频闪灯数据。这将最小化所需的引脚数，并简化了主机芯片和串行化器之间的PCB路由。

该芯片可以帮助解决高吞吐量点对点应用的电磁干扰和互连尺寸问题。

DS90CR485与DS90CR486信道链路接收器兼容。该设备也向后兼容其他信道链路接收器，如DS90CR482和DS90CR484。