DS92CK16 1到6时钟缓冲/总线收发器是一个1到6 CMOS差分时钟分配器件，利用总线低压差分信令(BLVDS)技术。这种时钟分配装置是专为要求超低功耗，低噪声和高数据速率的应用。BLVDS侧是一个收发器，有一个单独的信道作为返回/源时钟。

DS92CK16接受LVDS (300mv典型)差分输入电平，并将其转换为3V CMOS输出电平。输出使能引脚OE，当高，强制所有CLK(OUT)引脚高。

该设备可以用作源同步驱动程序。源驱动的选择由CrdCLK(IN)和德别针。该设备可以是主时钟，在多点环境中驱动其他时钟I/O引脚的输入。简单的主从时钟选择是沿着背板实现的。