OMAPL138B C6-Integra DSP+ARM 处理器是一款低功耗应用处理器，此处理器基于一个 ARM926EJ-S 和一个 C674x DSP 内核。 它消耗的功率大大低于 TMS320C6000 平台的其它 DSP 产品。

此器件使得原始设备制造商 (OEM) 和原始设计制造商 (ODM) 通过完全集成的混合处理器解决方案将特有稳健耐用操作系统支持、丰富用户界面以及高处理性能使用寿命的器件快速投放市场。

该器件的双核架构兼具 DSP 和精简指令集计算机 (RISC) 技术的优点， 采用了一个高性能 TMS320C674x DSP 内核及一个 ARM926EJ-S 内核。

ARM926EJ-S 是 32 位 RISC 处理器内核，可执行 32 位或 16 位指令和处理 32 位，16 位或 8 位数据。 该内核采用流水线结构，因此处理器和存储器系统的所有部件能够连续运作。

ARM 内核具有一个协处理器 15 (CP15)，保护模块和具有表格后援缓冲器的数据和程序内存管理单元 (MMU)。 它具有分离的 16K 字节指令高速缓存和 16K 字节数据高速缓存。 这两种高速缓存均与虚拟索引虚拟标签 (VIVT) 四路关联。 另外，ARM 内核还具有一个 8KB RAM （矢量表） 和 64KB ROM。

此器件的 DSP 内核使用 2 级基于高速缓存的架构。 1 级程序高速缓存 (L1P) 是 32kB 直接映射高速缓存，而 1 级数据高速缓存 (L1D) 则为 32kB 两路组相关联高速缓存。 2 级程序高速缓存 (L2P) 包含一个 256KB 的内存空间，为程序空间和数据空间所共用。 L2 内存可被配置为映射内存、高速缓存或这两者的组合。 虽然 DSP L2 可由 ARM 或系统中的其他主机进行存取，但另外还提供了供其他主机使用的 128kB RAM 共享内存，而不会影响 DSP 的性能。

对于安全功能启用的器件， 的基本安全启动使用户能够保护自主知识产权并防止外部实体改变用户开发的算法。 通过从基于硬件的“可信根”启动，安全启动流程确保了一个用于代码执行的已知正常启动点。 在缺省情况下，JTAG 端口被锁住以防止仿真和调试攻击；但在应用开发的安全启动过程中，此端口能够被启用。 启动模块本身是加密的同时存放在诸如闪存或者 EEPROM 的外部非易失性存储器中，在安全启动期间对启动模块进行解密和认证。 这样保护了用户的 IP 并使他们能够安全地建立系统并使用已知的，可信的代码开始器件操作。 基本安全启动使用 SHA-1 或者 SHA-256，和 AES-128 来进行启动镜像确认。 它还使用 AES-128 来进行启动镜像加密。 此安全启动流程采用多层加密方案，此方案不仅保护启动过程而且提供安全升级启动的功能和应用软件代码。 使用 1 个 NIST-800-22 认证的随机数生成器生成一个只有此器件知道的 128 位器件专用密钥来保护用户密钥。 当需要更新时，用户使用其密钥创建一个全新的加密镜像。 然后通过一个诸如以太网的外部接口此器件能够采集此镜像，并且覆盖现有代码。 要了解所支持的安全特性或者 的基本安全启动，请参考 (SPRUGQ9)。

外设集包括：1 个具有管理数据输入/输出 (MDIO) 模块的 10/100Mb/s 以太网 MAC(EMAC)；1 个 USB2.0 OTG 接口；1 个 USB1.1 OHCI 接口；2 个内部集成电路 (I2C) 总线接口；1 个含 16 个串化器和 FIFO 缓冲器的多通道音频串行接口 (McASP)；2 个具有多芯片选择功能的 SPI 接口；4 个可配置 64 位通用定时器（其中一个定时器可配置成看门狗）；一个可配置 16 位主机端口接口 (HPI)；多达 16 引脚 9 通道的具有可编程中断/事件生成模式的通用输入/输出 (GPIO)，与其它外设复用；3 个UART 接口（每个接口含RTS和CTS）；2 个增强型高分辨率脉宽调制器 (eHRPWM) 外设；3 个 32 位增强型捕捉 (eCAP) 模块外设，这些外设可被配置为 3 个捕捉输入或者 3 个辅助脉宽调制器 (APWM) 输出；和 2 个外部存储器接口：1 个用于慢速存储器或者外设的异步和 SDRAM 外部存储器接口 (EMIFA)，和一个更高速的 DDR2 / 移动 DDR 控制器。

以太网媒体存取控制器 (EMAC) 在设备和网络之间提供了一个高效接口。 EMAC 支持 10Base-T 和 100Base-TX，即半双工或全双工模式中的 10M 比特/秒 (Mbps) 和 100Mbps。 此外，还为 PHY 配置提供了一个管理数据输入/输出 (MDIO) 接口。 EMAC 支持 MII 和 RMII 接口：

SATA 控制器提供了一个至海量数据存储设备的高速接口。 SATA 控制器支持 SATA I (1.5Gbps) 和 SATA II (3.0Gbps)。

通用并行端口 (uPP) 提供了一个至多种类型的数据转换器，现场可编程门阵列 (FPGA) 或其他并行器件的高速接口。 UPP 在两个通道上均支持 8 位至 16 位的可编程数据宽度。 单倍数据速率和双倍数据速率以及 START，ENABLE 和 WAIT 信号均得到支持，旨在提供对各种数据转换器的控制。

该器件包括一个视频端口接口 (VPIF)，从而提供了一种灵活的视频输入/输出端口。

丰富的外设集提供了控制外围设备以及与外部处理器进行通信的能力。 如需了解每种外设的详细信息，请查阅本文件后面的有关章节以及相关联的外设参考指南。

此器件包含用于 ARM 和 DSP 的完整开发工具集。 这些开发工具包括 C 语言编译器，用于简化程序设计和调度的 DSP 汇编优化器以及旨在将可视性引入源代码执行的 Windows 调试程序界面。