RD：直接（异步）置０端；SD直接（异步）置１端， 非号：低电平有效， 直接（异步）：不受ＣＰ的影响。 当取RD=0,SD=1时，触发器被置０；当取RD=1,SD=0时，触发器被置１。

在美国刚刚公布的2012年度R&D 100 Awards”获奖名单中，RIGOL DG4000系列函数/任意波形发生器喜获殊荣(获奖连接：http://www.rdmag.com/Awards/RD-100-Awards/2012/06/R-D-100-2012-Winners-Overview/)。

　　SD 和RD 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=0且RD=1时,不论输入端D为何种状态，都会使Q=1，Q非=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。工作过程如下：　　1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。同时

XML:NAMESPACE PREFIX = O /> 二极管的小信号模型rd=dvD/diD（1） (当T=300K时)例如，当Q点上的ID=2mA时，rd=26mV/2mV=13W。

SD和RD接至基本RS 触发器的输入端,它们分别是预置和清零端,低电平有效.当SD=0且RD=1时,不论输入端D为何种状态,都会使Q=1,Q非=0,即触发器置1;当SD=1且RD=0时,触发器的状态为0,SD和RD通常又称为直接置1和置0端.摘要:本文介绍了一种结构简单、使用方便可靠的开/关机电路.电路使用一个D触发器,配合软件上的处理实现单键开/关机、关机前重要数据自动保存及自动关机功能.关键词

D触发器工作原理：SD和RD接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=1且RD=0时,不论输入端D为何种状态，都会使Q=1，Q非=0，即触发器置1；当SD=0且RD=1时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。

摘要：设计人员要求1-Wire主机IO采用漏极开路架构，工作在1.8V。而多数1-Wire从器件无法工作在1.8V。本应用笔记介绍了实现1.8V 1-Wire主机与5V 1-Wire从器件之间电平转换的参考设计(RD)。该参考设计用于驱动典型的1-Wire从器件，利用MAX3394E电平转换器实现电平转换。引言FPGA、微处理器、DS2482-100和DS2480B是常见的1-Wire主机器件。1

fna41560主要特性： • 600v-15a 3-phase 图1。fna41560内部等效电路和输入/输出引脚图图2。fna41560典型应用电路图参考设计rd-345参考设计rd-345主要特性：fna41560600v-15a 3-phase igbt inverter bridge including control

设计人员要求1-Wire主机IO采用漏极开路架构，工作在1.8V。而多数1-Wire从器件无法工作在1.8V。本应用笔记介绍了实现1.8V 1-Wire主机与5V 1-Wire从器件之间电平转换的参考设计(RD)。该参考设计用于驱动典型的1-Wire从器件，利用MAX3394E电平转换器实现电平转换。引言FPGA、微处理器、DS2482-100和DS2480B是常见的1-Wire主机器件。1-W

产品型号:cy3220linbus-rd支持器件:cy8c27443、cy8c27143描述:提供软硬件和例程，可实现所有lin协议规范功能。包括lin总线参考设计板、2个cy8c27443-24pxi lin总线从机和1个cy8c27143-24pxi lin总线主机价格/1片(套):暂无