SN65LVDS100、SN65LVDT100、SN65LVDS101和SN65LVDT101是连接为中继器的高速差分接收器和驱动器。接收器接受低电压差分信号(LVDS)，正发射耦合逻辑(PECL)，或电流模式逻辑(CML)输入信号的速率高达2gbps，并重复它作为LVDS或PECL输出信号。通过该设备的信号路径是差分的，以实现低辐射发射和最小附加抖动。

SN65LVDS100和SN65LVDT100的输出是根据TIA/EIA-644-A定义的LVDS级别。SN65LVDS101和SN65LVDT101的输出兼容3.3 v PECL电平。两个驱动差动传输线名义上100-欧姆特性阻抗。

SN65LVDT100和SN65LVDT101包括一个110-欧姆差分线路终端电阻更少的板空间，更少的组件，和最短的存根长度可能。他们不包括在SN65LVDS100和SN65LVDS101中发现的V(BB)电压参考。V(BB)提供一个电压基准，通常低于V(CC) 1.35 V，用于接收单端输入信号，尤其适用于3.3 V PECL单端输入。当V(BB)不使用时，应断开或打开。

所有设备的特点是工作在-40°C到85°C。