SN65LVDS302接收器反串行化FlatLink 3G兼容串行输入数据到27个并行数据输出。SN65LVDS302接收器包含一个移位寄存器，从1、2或3个串行输入中加载30位，并在校验奇偶位后锁存24个像素位和3个控制位到并行CMOS输出。如果奇偶校验确认正确，CPE (Channel parity Error)输出仍然很低。如果检测到奇偶校验错误，CPE输出产生一个高脉冲，而数据输出总线忽略新接收的像素。相反，最后一个数据字保存在输出总线上，用于另一个时钟周期。