SN65LVDS311串行化器通过1、2或3个串行输出链路传输27个并行输入数据。设备引脚被优化为与OMAP3630应用程序处理器接口。该设备从并行CMOS输入接口加载具有24个像素位和3个控制位的移位寄存器。数据通过像素时钟PCLK锁存到设备中。除了这27位之外，器件还增加了一个奇偶校验位和两个保留位，总共有30个串行位。奇偶校验位允许接收机检测单比特错误。奇奇偶校验实现。

串行移位寄存器通过1、2或3个串行输出以30、15或10倍像素时钟数据速率上传。像素时钟的副本输出在一个附加的差分输出上。串行数据和时钟通过低压差分信令(sublow - voltage Differential Signaling, subblvds)线路传输。SN65LVDS311支持三种电源模式(关机、待机和主动)节省电力。

在传输时，锁相环锁住输入的像素时钟PCLK，并以数据线的线路速率产生一个内部高速时钟。并行数据被锁存在PCLK的上升沿上。串行数据呈现在串行输出D0, D1, D2上，由内部高速时钟产生的像素时钟PCLK重新生成，并输出在CLK输出上。如果输入时钟PCLK停止，设备进入待机模式以节省电力。

两条链路选择线路LS0和LS1控制是使用1、2还是3号串行链路。TXEN输入可用于将SN65LVDS311置于关机模式。如果输入时钟PCLK停止，SN65LVDS311进入主备模式。这样可以在不需要控制外部引脚的情况下最小化功耗。SN65LVDS311的特点是可以在环境空气温度为-40°C到85°C的环境中工作。所有CMOS输入提供故障保险，以保护输入在上电期间免受损坏，并避免电流流入设备输入期间上电。