SN65LVDS94 LVDS serdes(序列化/反序列化)接收机在单个集成电路中包含4个串行入7位并行出移位寄存器、一个7×时钟合成器和5个低压差分信号(LVDS)线接收机。这些功能允许从兼容的发射器接收同步数据，如SN65LVDS93和SN65LVDS95，超过5个平衡对导体和扩展到28位的单端LVTTL同步数据在较低的传输速率。

当接收时，高速LVDS数据被接收并以7倍LVDS输入时钟(CLKIN)的速率加载到寄存器中。然后数据以CLKIN速率卸载到一个28位宽LVTTL并行总线上。一个锁相环路时钟合成器电路产生一个7×时钟用于内部时钟和一个输出时钟用于扩展数据。SN65LVDS94给出了输出时钟(CLKOUT)上升沿上的有效数据。

SN65LVDS94只需要5个线路终端电阻用于差分输入和很少或没有控制。数据总线在发送端输入端和接收端输出端显示相同，数据传输对用户透明。唯一的用户干预是可能使用shutdown/clear (SHTDN\) active-low输入来抑制时钟和关闭LVDS接收器以降低功耗。此信号上的低电平将清除所有内部寄存器到低电平。

SN65LVDS94的特点是可以在环境空气温度为-40°C到85°C的环境下工作。