该装置设计用于CMOS系统中的总线终止。集成的低阻抗二极管箝位线反射引起的过冲和欠冲电压，保证了信号的完整性。该器件还包含一个总线保持功能，该功能包括一个cmos缓冲级，在其输出和输入之间有一个高阻反馈路径。SN74ACT1073防止总线不使用上拉或下拉电阻浮动。

这些内部缓冲器的高阻抗输入端连接到设备的输入端。在总线切换到高阻抗状态之前，每个内部缓冲级上的反馈路径保持总线线路在由有源驱动器产生的最后一个有效逻辑状态下与总线持有者相连。