这些8位触发器具有专为驱动高电容或相对低阻抗负载而设计的3态输出。这些设备特别适合实现缓冲区寄存器、I/O端口、双向总线驱动程序和工作寄存器。

ACT574器件的8个触发器是d型边缘触发触发器。在时钟(CLK)输入的正跃迁上，Q输出被设置为在数据(D)输入上设置的逻辑级别。

一个缓冲输出允许(OE)输入可以用来放置8个输出在一个正常的逻辑状态(高或低逻辑电平)或高阻抗状态。在高阻抗状态下，输出既不负载也不驱动母线。高阻抗状态和增加的驱动器提供了在总线组织系统中驱动总线线路的能力，而不需要接口或上拉组件。

OE\不影响触发器的内部操作。当输出处于高阻抗状态时，可以保留旧数据或输入新数据。

为了保证上电或下电时的高阻抗状态，OE\应通过上拉电阻连接到V(CC)上;电阻器的最小值由驱动器的电流下沉能力决定。