ACT74双正边触发器件是d型触发器。

预设(PRE)或清除(CLR)输入的低电平将设置或重置输出，而不管其他输入的电平如何。当PRE\和CLR\处于非活动状态(高)时，符合设置时间要求的数据(D)输入被转移到时钟脉冲正走向边缘的输出。时钟触发发生在电压水平，与时钟脉冲的上升时间没有直接关系。在保持时间间隔之后，可以在不影响输出电平的情况下改变D处的数据。