这些设备是正边触发的d型
带有直接清晰(CLR)输入。

满足设置时间要求的数据(D)输入处的信息被转移到时钟(CLK)脉冲正向边缘上的Q输出。时钟触发发生在一个特定的电压水平，与正向脉冲的过渡时间没有直接关系。当CLK处于高电平或低电平时，输入D对输出没有影响。