0
这些正边触发触发器利用TTL电路实现d型触发器逻辑。所有的都有一个直接清除(CLR)的\输入。ALS175和AS175B的每个触发器具有互补输出。
在满足设置时间要求的数据(D)输入处的信息被转移到时钟脉冲正向边缘的输出。时钟触发发生在一个特定的电压水平，与正向脉冲的过渡时间没有直接关系。当时钟(CLK)输入处于高电平或低电平时，d输入信号对输出没有影响。
这些电路与大多数TTL电路完全兼容。
【用 途】 D触发器 【性能 参数】双列16脚封装，六重数据触发器。
