这些8位d型透明锁存器具有专为驱动高电容或相对低阻抗负载而设计的3态输出。它们特别适合于实现缓冲区寄存器、I/O端口、双向总线驱动程序和工作寄存器。

当锁存使能(LE)输入很高时，Q输出跟随数据(D)输入的补充。当LE值较低时，输出被锁存在D输入设置的电平的倒数上。

一个缓冲输出使能(OE)输入将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻抗状态。在高阻抗状态下，输出既不负载也不驱动母线。高阻抗状态和增加的高逻辑电平提供了驱动总线没有接口或上拉组件的能力。

OE\不影响锁存器的内部操作。当输出处于高阻抗状态时，可以保留旧数据或输入新数据。