SN74ALVC7805适用于缓冲异步数据路径高达50 mhz时钟速率和13 ns访问时间。该装置设计用于3v到3.6 V V(CC)运行。两个设备可以配置为双向数据缓冲而不需要额外的逻辑。

写时钟(WRTCLK)和读时钟(RDCLK)是自由运行的，可以是异步的或同步的。当WRTEN1高、WRTEN2\低、IR高时，数据在WRTCLK上升沿上写入内存。当RDEN\、OE1\、OE2\低且输出准备(OR)高时，在RDCLK上升沿从内存中读取数据。无论RDEN\、OE1\和OE2\级别如何，写入内存的第一个单词通过输出缓冲区计时。OR标志表示输出缓冲区上存在有效数据。

FIFO可以异步复位到WRTCLK和RDCLK。当至少出现四个WRTCLK和四个RDCLK上升边以清除同步寄存器时，必须断言Reset (Reset \)。重置FIFO初始化IR、OR和半满(HF)标志为低，几乎满/几乎空(AF/AE)标志为高。先出先出必须在上电后复位。

SN74ALVC7805的特点是工作温度为0°C到70°C。