这个12位到24位的注册总线交换器是为1.65 V到3.6 V V(CC)运行而设计的。

SN74ALVCH162268用于数据必须从窄的高速总线传输到宽的低频总线的应用。

设备提供两个端口之间的同步数据交换。当适当的时钟使能(CLKEN)\输入低时，数据存储在时钟(CLK)输入的从低到高的过渡的内部寄存器中。select (SEL)\行与CLK同步，并为A输出选择1B或2B输入数据。

对于a -to- b方向的数据传输，在a -to- 1b路径中提供两级管道，在a -to- 2b路径中具有单个存储寄存器。对这些输入的适当控制允许两个连续的12位字在B端口上以24位字的形式同步显示。数据流由active-low输出开关(OEA\， OEB\)控制。这些控制终端是注册的，因此总线方向的变化与CLK同步。

B输出，其设计沉到12毫安，包括等效的26-电阻减少过冲和欠冲。

为了保证上电或下电时的高阻抗状态，应尽快施加时钟脉冲，并通过上拉电阻将OE\连接到V(CC)上;电阻器的最小值由驱动器的电流下沉能力决定。由于OE通过寄存器路由，输出的活动状态不能在第一个时钟脉冲到达之前确定。

有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在总线保持电路中使用上拉或下拉电阻。