这个16位的边缘触发d型触发器被设计为1.65 V到3.6 V V(CC)操作。

SN74ALVCH162374特别适合实现缓冲区寄存器、I/O端口、双向总线驱动程序和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跃迁上，触发器的Q输出承担了在数据(D)输入上设置的逻辑级别。

输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻抗状态。在高阻抗状态下，输出既不负载也不驱动母线。高阻抗状态和增加的驱动提供了驱动总线的能力，而不需要接口或上拉组件。OE\不影响触发器的内部操作。当输出处于高阻抗状态时，可以保留旧数据或输入新数据。

输出，其设计沉到12毫安，包括等效的26-电阻减少过冲和欠冲。

为了保证上电或下电时的高阻抗状态，OE\应通过上拉电阻连接到V(CC)上;电阻器的最小值由驱动器的电流下沉能力决定。

有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在总线保持电路中使用上拉或下拉电阻。