这个12位到24位的总线交换器是为1.65 V到3.6 V V(CC)运行而设计的。

SN74ALVCH16271适用于必须将两条独立的数据路径复用到或从一条数据路径解复用的应用。该器件特别适合作为传统dram和高速微处理器之间的接口。

如果时钟使能(CLKENA\)输入是低的，则数据存储在内部的A-to- b寄存器上的时钟(CLK)输入从低到高的转换。对这些输入的适当控制允许在B端口上以24位字的形式显示两个连续的12位字。

B-to-A路径中的透明锁存器允许异步操作，以最大限度地提高内存访问吞吐量。当锁存使能(LE\)输入低时，这些锁存传输数据。select (SEL\)行为A输出选择1B或2B数据。数据流由active-low输出开关(OEA\， OEB\)控制。

为了保证上电或下电时的高阻抗状态，输出使能应通过上拉电阻连接到V(CC);电阻器的最小值由驱动器的电流下沉能力决定。

有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在总线保持电路中使用上拉或下拉电阻。