该器件包含四个独立的非反相缓冲器和一个8位非反相总线收发器和d型锁存器，设计用于1.65 V到3.6 V V(CC)的工作。

SN74ALVCH16973特别适合将地址/数据总线解复用为专用地址总线和专用数据总线。该设备用于在A和B数据总线之间有异步双向通信，并且地址信号被锁存和缓冲在Q总线上。控制功能实现最小化外部时序要求。

这个设备可以用作一个4位缓冲区，一个8位收发器和一个8位锁存器。它允许数据从A总线传输到B总线或从B总线传输到A总线，这取决于方向控制(DIR)输入的逻辑级别。收发器输出使能(TOE)\输入可用于禁用收发器，从而有效地隔离A和B总线。

当锁存使能(LE)输入高时，Q输出跟随数据(A)输入。当LE值较低时，Q输出被锁存在A输入设置的电平上。锁存器输出使能(LOE)输入可用于将9个Q输出置于正常逻辑状态(高或低逻辑电平)或高阻抗状态。在高阻抗状态下，Q输出既不驱动也不负载总线。LOE\不会影响锁存器的内部操作。当Q输出处于高阻抗状态时，可以保留旧数据或输入新数据。

为了保证上电或下电时的高阻抗状态，需要将LOE\和TOE\通过上拉电阻绑在V(CC)上;电阻器的最小值由驱动器的电流下沉能力决定。

四个独立的非反转缓冲区执行布尔函数Y = D，并且独立于DIR、TOE\、LE和LOE\的状态。

A、B I/ o和D输入具有总线保持电路。有源总线保持电路将未使用或未驱动的数据输入保持在有效的逻辑状态。不建议在总线保持电路中使用上拉或下拉电阻。