这个八进制缓冲/驱动程序在0.8 V到2.7 V V(CC)运行，但专为1.65 V到1.95 V V(CC)运行。

SN74AUC240是专为提高三态内存地址驱动、时钟驱动和面向总线的接收器和发射器的性能和密度而设计的。

该设备被组织为两个4位缓冲区/驱动器，具有独立的输出允许(OE)输入。当OE\低时，设备将数据从A输入传递到Y输出。当OE\高时，输出处于高阻抗状态。

为了保证上电或下电时的高阻抗状态，OE\应通过上拉电阻连接到V(CC)上;电阻器的最小值由驱动器的电流下沉能力决定。

此设备完全指定为使用I(off)的部分断电应用程序。I(关)电路禁用输出，防止损坏电流回流通过设备时，它是断电。