设计了动态输出控制(DOC)电路，在过渡过程中，首先降低输出阻抗以有效地驱动负载，然后提高阻抗以降低噪声。图1显示了典型的V(OL) vs I(OL)和V(OH) vs I(OH)曲线，以说明电路的输出阻抗和驱动能力。在信号转换的开始，DOC电路提供了相当于高驱动标准输出器件的最大动态驱动。欲了解更多信息，请参阅TI申请报告，AVC逻辑族技术及应用，文献编号SCEA006和动态输出控制(DOC(TM))电路技术及应用，文献编号SCEA009。

这个16位缓冲/驱动程序在1.2 V到3.6 V V(CC)运行，但专为1.65 V到3.6 V V(CC)运行而设计。

SN74AVC16244是专为提高三态内存地址驱动、时钟驱动和面向总线的接收器和发射器的性能和密度而设计的。

该设备可以用作四个4位缓冲区，两个8位缓冲区，或一个16位缓冲区。它提供了真实的输出和对称的低活动输出使能(OE\)输入。

此设备完全指定为使用I(off)的部分断电应用程序。I(关)电路禁用输出，防止损坏电流回流通过设备时，它是断电。

为了保证上电或下电时的高阻抗状态，OE\应通过上拉电阻连接到V(CC)上;电阻器的最小值由驱动器的电流下沉能力决定。