实现了一个动态输出控制(DOC )电路，在过渡期间，首先降低输出阻抗以有效地驱动负载，然后提高阻抗以降低噪声。图1显示了典型的V(OL) vs I(OL)和V(OH) vs I(OH)曲线，以说明电路的输出阻抗和驱动能力。在信号转换的开始，DOC电路提供了相当于高驱动标准输出器件的最大动态驱动。更多信息，请参考TI应用报告，AVC逻辑家族技术和应用，文献编号SCEA006，和动态输出控制(DOC )电路技术和应用，文献编号SCEA009。

这个16位通用总线驱动程序在1.2 V到3.6 V V(CC)运行，但专门为1.65 V到3.6 V V(CC)运行而设计。

从A到Y的数据流由输出启用(OE)\输入控制。当锁存使能(LE)输入低时，设备在透明模式下工作。当LE\高时，如果时钟(CLK)输入保持在高或低逻辑电平，则A数据被锁存。如果LE\是高的，A数据被存储在CLK从低到高的转换上的锁存器/触发器中。当OE\高时，输出处于高阻抗状态。

为了保证上电或下电时的高阻抗状态，OE\应通过上拉电阻连接到V(CC)上;电阻器的最小值由驱动器的电流下沉能力决定。

此设备完全指定为使用I(off)的部分断电应用程序。I(关)电路禁用输出，防止损坏电流回流通过设备时，它是断电。