这个10位FET总线开关设计为3v到3.6 V V(CC)运算和SSTL_2输出使能(OE\)输入水平。

当OE\低时，10位总线开关为on, A口接b口。当OE\高时，开关为on，两口之间为高阻抗状态。有10 - kB端口上的下拉电阻接地。

设计了FET开关通态电阻来替代SSTL_2数据通路中的串联端ng电阻。

此设备完全指定为par al-power-down应用程序使用I(off)。I(off)功能确保当设备断电时，有害电流不会回流。关闭电源时，设备有隔离。