这个同步的，预先设定的，4位二进制计数器有内部进位前瞻电路用于高速计数设计。同步操作是由所有触发器同时计时提供的，当计数使能(ENP, ENT)输入和内部门控的指示时，输出变化一致。这种操作模式消除了通常与异步(纹波时钟)计数器相关的输出计数峰值。然而，计数尖峰可以发生在纹波进位(RCO)输出。一个缓冲时钟(CLK)输入触发CLK上升(正向)边缘上的四个触发器。

这个计数器是完全可编程的。也就是说，它可以被预设为0到15之间的任何数字。因为预设是同步的，低逻辑水平的负载(load \)输入禁用计数器，并导致输出与设置数据后的下一个时钟脉冲，不管ENP和ENT的水平。

clear函数是异步的，clear (CLR\)输入的低逻辑级别将所有四个触发器输出设置为低，而不管CLK、LOAD\、ENP和ENT的级别。

进位前瞻电路为n位同步应用提供级联计数器，无需额外的门控。这个功能是由ENP和ENT输入和RCO输出实现的。ENP和ENT都必须是高计数的，ENT是前馈使RCO。因此，RCO在计数为15 (HHHH)时产生一个高逻辑电平脉冲。高逻辑电平溢出纹波进位脉冲可用于级联级联。ENP或ENT的转换是允许的，无论CLK水平如何。

SN74F161A具有完全独立的时钟电路。在ENP、ENT或LOAD\中修改操作模式的更改在时钟发生之前不会影响计数器的内容。计数器的功能(启用、禁用、加载或计数)仅由满足设置和保持时间的条件决定。