0
这个正边触发触发器利用TTL电路实现了直接清晰(CLR)输入的d型触发器。满足设置时间要求的数据(D)输入处的信息被转移到时钟脉冲正向边缘的输出。时钟触发发生在一个特定的电压水平，与正向脉冲的过渡时间没有直接关系。当时钟(CLK)输入处于高电平或低电平时，d输入信号对输出没有影响。
【用 途】 D触发器 【性能 参数】双列16脚封装，四重数据触发器。
