SN74FB1653包含一个8位和一个9位收发器和一个缓冲时钟。时钟和收发器被设计成在LVTTL和BTL环境之间转换信号。该设备被专门设计为与IEEE Std 1194.1-1991 (BTL)兼容。

A端口在LVTTL信号水平上工作。当A端口输出使能(OEA)高时，A输出反映的是B\端口的数据的倒数。当OEA低或V(CC)(5v)通常小于2.5 V时，输出A为高阻抗状态。

B\端口在BTL信号电平上工作。开集电极B\端口被指定为下沉100ma。两个输出启用(OEB和OEB)为B\输出提供。当OEB低、OEB\高或V(CC)(5v)一般小于2.5 V时，B端口处于关闭状态。

时钟选择(2SEL1和2SEL2)输入用于配置TTL-to-BTL时钟路径和延迟(请参考MUX-MODE DELAY表)。

BIAS V(CC)在V(CC)(5v)未连接时，在BTL输出上建立1.62 V到2.1 V之间的电压。

BG V(CC)和BG GND是偏置发生器的电源输入。

V(REF)是一种内部产生的电压源。建议使用0.1-µF电容解耦V(REF)。

当频率大于50 MHz时AI到A0，或频率大于100 MHz时AI到B\或B\到A0时，应使用增强散热技术。