SN74GTL1655是一个高驱动(100 mA)，低输出阻抗(12) 16位UBT 收发器，提供lvttl到GTL/GTL+和GTL/GTL+到lvttl信号级翻译。该设备被划分为两个8位收发器，并结合了d型触发器和d型锁存器，允许类似于' 16501功能的透明、锁存和时钟模式的数据传输。该器件提供了LVTTL逻辑电平卡和GTL/GTL+信号电平背板之间的接口。降低输出摆幅(<1 V)、降低输入阈值水平和OEC电路是高速运行的直接结果。高驱动适用于采用入射波开关驱动双端低阻抗背板。

用户可以灵活地在GTL (V(TT) = 1.2 V和V(REF) = 0.8 V)或首选的更高噪声裕度GTL+ (V(TT) = 1.5 V和V(REF) = 1 V)信号水平上使用该设备。GTL+是德州仪器的射击收发器逻辑(GTL) JEDEC标准JESD 8-3的衍生产品。B端口正常工作在GTL或GTL+信号电平，而a端口和控制输入与LVTTL逻辑电平兼容，但不兼容5v。V(REF)为B端口参考输入电压。

该设备被唯一地划分为两个8位收发器，具有单独的锁存定时和输出信号，但有一个共同的时钟和输出使两个收发器字的输入成为可能。

每个单词的数据流由各自的锁存开关(LEAB和LEBA)、输出开关(OEAB\和OEBA\)和时钟(CLK)决定。输出使能(1OEAB\， 1OEBA\， 2OEAB\，和2OEBA\)控制字节1和字节2数据的A-to-B和B-to-A方向，分别。

对于A-to-B数据流，当LEAB高时，设备运行在透明模式下。当LEAB转换为低时，A数据的锁存与CLK的高或低无关。如果LEAB是低的，则A数据在CLK的低到高转换上注册。当OEAB\低时，输出是活动的。OEAB\高时，输出处于高阻抗状态。

b到a方向的数据流是相同的，但是使用了OEBA\、LEBA和CLK。注意，CLK对于两个方向和两个8位字都是通用的。(OE)\也是常见的，用于同时禁用所有I/O端口。

SN74GTL1655具有可调的边缘速率控制(V(ERC))。通过改变GND和CC之间的V(ERC)输入电压，可以调节b口输出的升升降降次数。这使得设计人员能够针对各种加载条件进行优化。

该设备完全指定的活插入应用使用I(关)，上电3状态，和BIAS V(CC)。I(关)电路禁用输出，防止损坏电流回流通过设备时，它是断电。上电三态电路在上电和下电时将输出置于高阻抗状态，防止驱动器冲突。BIAS V(CC)电路对b端口输入/输出连接进行预充电和预置，防止在插入或拔出卡时背板上的活动数据受到干扰，并允许真正的活插入能力。

上电或下电时，当V(CC)在0 ~ 1.5 V之间时，设备处于高阻抗状态。但是，为了保证1.5 V以上的高阻抗状态，(OE)\应通过上拉电阻连接到V(CC)上;电阻器的最小值由驱动器的电流下沉能力决定。

有源总线保持电路将未使用或未驱动的LVTTL输入保持在有效的逻辑状态。不建议在总线保持电路中使用上拉或下拉电阻。