SN74GTL16622A是一个18位注册总线收发器，提供lvttl到GTL/GTL+和GTL/GTL+到lvttl信号级转换。该设备被划分为两个独立的9位收发器，具有单独的时钟使能控制，并包含d型触发器，用于在任意方向流动的数据的临时存储。该器件提供了LVTTL逻辑电平卡和GTL/GTL+信号电平背板之间的接口。降低输出摆幅(<1 V)、降低输入阈值水平和OEC电路直接导致更高的速度运行。

用户可以灵活地在GTL (V(TT) = 1.2 V和V(REF) = 0.8 V)或首选的更高噪声裕度GTL+ (V(TT) = 1.5 V和V(REF) = 1 V)信号水平上使用该设备。GTL+是德州仪器的射击收发器逻辑(GTL) JEDEC标准JESD 8-3的衍生产品。B端口正常工作在GTL或GTL+信号电平，而a端口和控制输入与LVTTL逻辑电平兼容，5 v容错。V(REF)为B端口参考输入电压。

每个方向的数据流是由输出支持(OEAB\和OEBA\)和时钟(CLKAB和CLKBA)输入控制的。时钟使能(CEAB\和CEBA\)输入独立地控制每个9位收发器，使设备更加通用。对于A-to-B数据流，如果CEAB\是低的，设备就在CLKAB的低到高的转换上运行。当OEAB\低时，输出是活动的。当OEAB\为高时，输出处于高阻抗状态。B到A的数据流与A到B的数据流类似，但使用了OEBA\、CLKBA和CEBA\。

此设备完全指定为使用I(off)的部分断电应用程序。I(关)电路禁用输出，防止损坏电流回流通过设备时，它是断电。

有源总线保持电路将未使用或未驱动的LVTTL输入保持在有效的逻辑状态。不建议在总线保持电路中使用上拉或下拉电阻。

为了保证上电或下电时的高阻抗状态，OE\应通过上拉电阻连接到V(CC)上;电阻器的最小值由驱动器的电流下沉能力决定。