SN74GTLP1395是两个1位，高驱动，3线总线收发器，提供lvttl到gtlp和gtlp到lvttl信号水平的翻译应用，如主时钟和次级时钟，需要单独的输出使能和真/补码控制。该设备允许透明和倒置透明模式的数据传输，具有独立的LVTTL输入和LVTTL输出引脚，为控制和诊断监测提供反馈路径。该器件提供了LVTTL逻辑电平卡和GTLP信号电平背板之间的高速接口，特别设计用于与德州仪器3.3 v 1394背板物理层控制器工作。高速(大约比标准LVTTL或TTL快三倍)背板操作是GTLP减少输出摇摆(<1 V)，减少输入阈值水平，改进差分输入，OEC 电路，和TI-OPC 电路的直接结果。改进的GTLP OEC和TI-OPC电路最大限度地缩短了总线设置时间，并已使用多个背板模型进行了设计和测试。高驱动允许入射波转换在重负载背板，等效负载阻抗降低到11．

GTLP是德州仪器公司的Gunning Transceiver Logic (GTL) JEDEC标准JESD 8-3的衍生产品。交流规范只给出SN74GTLP1395的首选高噪声容限该规划署,但用户使用该设备的灵活性在GTL (V (TT) = 1.2 V和0.8 V (REF) = V)或该规划署(V (TT) = 1.5 V, V (REF) = 1)信号的水平。有关在FB+/BTL应用中使用GTLP设备的信息，请参阅TI应用报告、德州仪器GTLP常见问题(文献编号SCEA019)和BTL应用中的GTLP(文献编号SCEA017)。

正常情况下，B端口工作在GTLP信号级别。a端口和控制输入在LVTTL逻辑电平上工作，但是5v容忍，并与TTL或5v CMOS器件兼容。V(REF)为b口差分输入参考电压。

该设备完全指定的活插入应用使用I(关)，上电3状态，和BIAS V(CC)。I(关)电路禁用输出，防止损坏电流回流通过设备时，它是断电。上电三态电路在上电和下电时将输出置于高阻抗状态，防止驱动器冲突。BIAS V(CC)电路对b端口输入/输出连接进行预充电和预置，防止在插入或拔出卡时背板上的活动数据受到干扰，并允许真正的活插入能力。

这种GTLP器件的特点是TI-OPC电路，它积极限制由不正确端接背板、不均匀分布的卡或空槽在低到高信号转换期间造成的超调。这提高了信号的完整性，允许在更高的频率下保持足够的噪声裕度。

高驱动器GTLP背板接口设备具有可调边缘速率控制(ERC)。改变ERC输入电压在低和高之间调整b端口输出上升和下降时间。这使得设计者可以优化系统数据传输速率和信号完整性到背板负载。

上电或下电时，当V(CC)在0 ~ 1.5 V之间时，设备处于高阻抗状态。然而，为了确保1.5 V以上的高阻抗状态，输出使能(OE\)输入应通过上拉电阻连接到V(CC);电阻器的最小值由驱动器的电流下沉能力决定。