SN74GTLPH306是一个中等驱动器，8位总线收发器，提供lvttl到gtlp和gtlp到lvttl信号级别的翻译。该器件提供了在LVTTL逻辑电平的卡和GTLP信号电平的背板之间的高速接口。高速(大约比标准LVTTL或TTL快三倍)背板操作是GTLP减少输出摇摆(<1 V)，减少输入阈值水平，改进差分输入，OEC 电路和TI-OPC 电路的直接结果。改进的GTLP OEC和TI-OPC电路最大限度地缩短了总线设置时间，并已使用多个背板模型进行了设计和测试。介质驱动器允许入射波转换在重负载背板等效负载阻抗降低到19．

GTLP是德州仪器公司(TI )的Gunning Transceiver Logic (GTL) JEDEC标准JESD 8-3的衍生产品。交流规范只给出SN74GTLPH306的首选higher-noise-margin该规划署,但用户使用该设备的灵活性在GTL (V (TT) = 1.2 V和0.8 V (REF) = V)或该规划署(V (TT) = 1.5 V, V (REF) = 1)信号的水平。

正常情况下，B端口工作在GTLP信号级别。a端口和控制输入在LVTTL逻辑电平上工作，但是5v容忍，并与TTL和5v CMOS输入兼容。V(REF)为b口差分输入参考电压。

此设备完全指定热插入应用使用I(关)和电源3状态。I(关)电路禁用输出，防止损坏电流回流通过设备时，它是断电。上电三态电路在上电和下电时将输出置于高阻抗状态，防止驱动器冲突。

这种GTLP器件的特点是TI-OPC电路，它积极限制在低到高信号转换期间由不正确端接背板、不均匀分布的卡或空槽引起的超调。这提高了信号的完整性，允许在更高的频率下保持足够的噪声裕度。

有源总线保持电路将未使用或未驱动的LVTTL数据输入保持在有效的逻辑状态。不建议在总线保持电路中使用上拉或下拉电阻。

上电或下电时，当V(CC)在0 ~ 1.5 V之间时，设备处于高阻抗状态。然而，为了确保1.5 V以上的高阻抗状态，输出使能(OE\)输入应通过上拉电阻连接到V(CC);电阻器的最小值由驱动器的电流下沉能力决定。