0
这些正边触发的d型触发器有一个直接的clear (CLR)\输入。
满足设置时间要求的数据(D)输入处的信息被转移到时钟(CLK)脉冲正向边缘上的输出。时钟触发发生在特定的电压水平上，与CLK正向边的过渡时间没有直接关系。当CLK处于高电平或低电平时，输入D对输出没有影响。
【用 途】 D触发器 【性能 参数】双列16脚封装，六重数据触发器。
