这些器件是具有共同使能输入的正边触发d型触发器。HCT273设备类似于HCT377设备，但具有一个普通的clear enable (CLR)\输入，而不是一个锁存时钟。

满足设置时间要求的数据(D)输入处的信息被转移到时钟(CLK)脉冲正向边缘上的Q输出。时钟触发发生在一个特定的电压水平，并不是直接相关的正向脉冲。当CLK处于高电平或低电平时，输入D对输出没有影响。电路的设计是为了防止(CLR)\的过渡产生错误时钟。