这些8位触发器具有专为驱动高电容或相对低阻抗负载而设计的3态输出。它们特别适合于实现缓冲区寄存器、I/O端口、双向总线驱动程序和工作寄存器。

HCT374的8个触发器都是边缘触发的d型触发器。在时钟(CLK)输入的正跃迁上，Q输出被设置为在数据(D)输入上设置的逻辑级别。

一个输出使能(OE)输入将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻抗状态。在高阻抗状态下，输出既不负载也不驱动母线。高阻抗状态和增加的驱动提供了没有接口或上拉组件驱动总线的能力。

(OE)\不影响触发器的内部操作。当输出处于高阻抗状态时，可以保留旧数据或输入新数据。