SN54LVC574A八进制边触发的d型触发器是为2.7 V到3.6 V(CC)操作设计的，SN74LVC574A八进制边触发的d型触发器是为1.65 V到3.6 V(CC)操作设计的。

这些器件具有专为驱动高电容或相对低阻抗负载而设计的三态输出。它们特别适合于实现缓冲区寄存器、I/O端口、双向总线驱动程序和工作寄存器。

在时钟(CLK)输入的正跃迁上，Q输出被设置为数据(D)输入的逻辑级别。

一个缓冲输出允许(OE)输入可以用来放置8个输出在一个正常的逻辑状态(高或低逻辑电平)或高阻抗状态。在高阻抗状态下，输出既不负载也不驱动母线。高阻抗状态和增加的驱动提供了没有接口或上拉组件驱动总线的能力。

OE\不影响触发器的内部操作。当输出处于高阻抗状态时，可以保留旧数据或输入新数据。

这些设备完全指定为使用I(off)的部分断电应用程序。I(关)电路禁用输出，防止损坏电流回流通过设备时，它是断电。

为了保证上电或下电时的高阻抗状态，OE\应通过上拉电阻连接到V(CC)上;电阻器的最小值由驱动器的电流下沉能力决定。

输入可以从3.3 v或5 v设备驱动。该功能允许在3.3-V/5-V混合系统环境中使用这些设备作为翻译器。