SN74LVT8980A嵌入式测试总线控制器(etbc)是TI广泛的可测试集成电路家族的成员。该系列器件支持IEEE Std 1149.1-1990边界扫描，以方便复杂电路组件的测试。与这个家族的大多数其他设备不同，etbc不是边界可扫描设备;相反，它们的功能是在嵌入式主机微处理器/微控制器的命令下掌握IEEE Std 1149.1 (JTAG)测试访问端口(TAP)。因此，etbc可以实际有效地使用IEEE Std 1149.1测试访问基础设施来支持嵌入式/内置的测试、仿真和配置/维护设施。

etbc控制所有的TAP信号，以支持一个4线或5线IEEE Std 1149.1串行测试总线:测试时钟(TCK)，测试模式选择(TMS)，测试数据输入(TDI)，测试数据输出(TDO)，和测试复位(TRST)。所有这些信号都可以直接连接到相关的目标IEEE Std 1149.1设备，而不需要额外的逻辑或缓冲。然而，除了直接连接外，TMS、TDI和TDO信号可以通过管道连接到遥远的目标IEEE Std 1149.1设备，重定时延迟高达15个TCK周期;etbc自动处理所有相关的串行数据对齐。

从概念上讲，etbc作为一个微处理器/微控制器(主机)的简单8位内存或I/ o映射外设操作。高级命令和并行数据通过etbc的通用主机接口传递给/从etbc传递，该接口包括一个8位数据总线(D7-D0)和一个3位地址总线(A2-A0)。实现了读写选择(R/W)和频闪(STRB)信号，使关键主机接口定时独立于CLKIN周期。当etbc不能立即响应请求的读/写操作时，提供一个异步就绪(RDY)指示器来保持或插入等待状态到主机读/写循环中。

颁发的高级命令是主机导致eTBCs生成所需的经颅磁刺激序列测试总线从任何稳定TAP-controller状态移动到其他任何这样的稳定状态,通过测试寄存器扫描指令或数据在目标设备,和/或执行指令在运行测试/闲置利用状态。32位计数器可编程以允许预定数量的扫描或执行周期。

在扫描操作中，出现在TDI输入端的串行数据被转移到一个串行到4 × 8位并行先入先出(FIFO)读取缓冲区，然后主机可以读取该缓冲区以获得一次最多8位的返回串行数据流。从TDO输出传输的串行数据由主机一次最多8位写入到4 × 8位并行串行FIFO写入缓冲区。

除了这些简单的状态移动、扫描和运行测试操作外，etbc还支持一些额外的命令，这些命令提供仅输入扫描、仅输出扫描、循环扫描(其中TDI被镜像回TDO)、以及一种扫描模式，该模式使用TI的可寻址扫描端口生成用于支持多点TAP配置的协议。还支持两种环回模式，允许微处理器/微控制器主机监视etbc输出的TDO或TMS数据流。

etbc灵活的时钟体系结构允许用户在自由运行模式(TCK始终遵循CLKIN)和门控模式(TCK输出保持静态，除了在状态移动、运行测试或扫描周期期间)以及将TCK从CLKIN中分离出来之间进行选择。一种离散模式也是可用的，在微处理器/微控制器主机的完全控制下，TAP严格由读/写周期驱动。这些特性确保几乎任何IEEE Std 1149.1目标设备或设备链都可以由etbc提供服务，即使这些可能不完全符合IEEE Std 1149.1。

当etbc的大部分操作与CLKIN同步时，一个test-output enable (TOE)提供了对TAP输出的输出控制，一个reset (RST)输入提供了etbc的硬件复位。前者可以用来禁用etbc，以便外部控制器可以掌握相关的IEEE Std 1149.1测试总线。