这些八进制锁存器是专门为低压(3.3 V) V(CC)操作而设计的，但具有为5 V系统环境提供TTL接口的能力。

当锁存使能(LE)输入高时，Q输出跟随数据(D)输入。当LE值较低时，Q输出被锁存在D输入设置的逻辑级别上。

一个缓冲输出允许(OE)输入可以用来放置8个输出在一个正常的逻辑状态(高或低逻辑电平)或高阻抗状态。在高阻抗状态下，输出既不负载也不驱动母线。高阻抗状态和增加的驱动提供了驱动总线的能力，而不需要接口或上拉组件。

OE\不影响锁存器的内部操作。当输出处于高阻抗状态时，可以保留旧数据或输入新数据。

当V(CC)在0 ~ 1.5 V之间时，上电或下电时设备处于高阻抗状态。但是，为了保证1.5 V以上的高阻抗状态，OE\应通过上拉电阻连接到V(CC)上;电阻器的最小值由驱动器的电流下沉能力决定。

有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在总线保持电路中使用上拉或下拉电阻。

这些设备完全指定热插入应用使用I(关)和上电3状态。I(关)电路禁止输出，防止损坏的电流回流通过设备时，他们是断电。上电三态电路在上电和下电时将输出置于高阻抗状态，防止驱动器冲突。