这些8位寄存器具有专为驱动高电容或相对低阻抗负载而设计的3态输出。高阻抗3态和增加的高逻辑电平驱动器使这些寄存器能够直接连接到总线组织系统中的总线并驱动总线，而不需要接口或上拉组件。这些设备对于实现缓冲区寄存器、I/O端口、双向总线驱动程序和工作寄存器特别有吸引力。

LS373和S373的8个锁存器是透明的D型锁存器，这意味着当使能(C或CLK)输入高时，Q输出跟随数据(D)输入。当C或CLK值较低时，输出被锁存在所设置的数据级别上。

LS374和S374的八款人字拖都是边缘触发式d型人字拖。在时钟的正跃迁上，Q输出被设置为D输入处设置的逻辑状态。

S373和S374器件的使能/时钟线上的施密特触发器缓冲输入简化了系统设计，因为由于输入迟滞，交流和直流噪声抑制通常提高了400 mV。缓冲输出控制(OC)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻抗状态。在高阻抗状态下，输出既不负载也不驱动母线。

OC\不影响锁存器或触发器的内部操作。也就是说，可以保留旧数据，也可以输入新数据，甚至在输出关闭时也是如此。