0
SN74V263, SN74V273, SN74V283和SN74V293是异常深入、高速、CMOS先进先出(FIFO)存储器，具有时钟读写控制和灵活的总线匹配×9/×18数据流。
在读写端口上都有灵活的×9/×18总线匹配。
重发操作所需的周期是固定的和短的。
第一个单词的数据延迟时间，从第一个单词被写入一个空的FIFO到可以读取它的时间，是固定的和短的。
这些fifo特别适用于网络、视频、电信、数据通信和其他需要缓冲大量数据和匹配大小不等的总线的应用程序。
每个FIFO都有一个数据输入端口(Dn)和一个数据输出端口(Qn)，两者都可以假设18位或9位的宽度，由主复位周期内外部控制引脚的输入宽度(IW)和输出宽度(OW)的状态决定。
输入端口由写时钟(WCLK)和写使能(WEN)输入控制。在WCLK的每一个上升沿上，当声明WEN时，数据被写入FIFO。输出端口由read-clock (RCLK)和read-enable (REN)输入控制。当断言REN时，从RCLK的每个上升边的FIFO读取数据。输出启用(OE)\输入提供了输出的三状态控制。
RCLK和WCLK信号的频率都可以在0到f(MAX)之间变化，完全独立。对于一个时钟输入相对于另一个时钟输入的频率没有限制。
这些设备有两种可能的操作定时模式:第一字跌落(FWFT)模式和标准模式。
在FWFT模式下，写到一个空FIFO的第一个字在RCLK信号的三个转换后直接时钟到数据输出行。访问第一个单词不需要断言REN。然而，随后写到FIFO确实需要一个低的REN\存取。主复位期间FWFT/SI输入的状态决定使用的定时模式。
在标准模式下，写入空FIFO的第一个字不会出现在数据输出行上，除非执行了特定的读取操作。读操作包括激活REN\和启用上升的RCLK边，将单词从内存转移到数据输出行。
对于需要比单个FIFO提供更多的数据存储容量的应用程序，FWFT定时模式允许深度扩展通过串联FIFO(即，一个FIFO的数据输出连接到下一个相应的数据输入)。不需要外部逻辑。
这些FIFOs有五个旗脚:空旗或输出准备(EF\/ or \)，满旗或输入准备(FF\/IR\)，半满旗(HF)，可编程几乎空旗(PAE)，和可编程几乎满旗(PAF)。在FWFT模式下选择IR\和OR功能。EF\和FF\功能在标准模式下被选择。HF\， PAE\和PAF\总是可用的，无论计时模式。
PAE\和PAF\可以独立编程，在内存中的任何点切换。可编程偏移量确定标志切换阈值，可以通过并行或串行方法加载。还提供了8个默认偏移量设置，以便PAE\可以设置为从空边界到预定义数量的位置进行切换。PAF阈值也可以从完整边界设置为类似的预定义值。默认偏移值是在主重置期间通过FSEL0、FSEL1和LD\的状态设置的。
对于串行编程，SEN\和LD\一起，通过WCLK的每个上升边上的串行输入(SI)加载偏移寄存器。对于并行编程，WEN\和LD\通过Dn在WCLK的每个上升边加载偏移寄存器。REN\和LD\可以从RCLK的每个上升边的Qn中并行读取偏移量，无论选择了串行还是并行偏移量加载。
PAE\和PAF\输出的定时模式也可以选择。PAE\和PAF\的定时模式可以设置为异步或同步。
如果选择了异步PAE\/PAF\配置，那么在RCLK的低到高转换中，PAE\被断言为低。在WCLK从低到高的转换上，PAE\被重置为高。类似地，在WCLK的低到高的转换上，PAF\被断言为低，而在RCLK的低到高的转换上，PAF\被重置为高。
如果选择了同步的PAE\/PAF\配置，PAE\只在RCLK的上升沿上断言和更新，而不是WCLK。同样，PAF\只在WCLK的上升边上断言和更新，而不是在RCLK上。所需的模式是在主复位期间由可编程标志模式(PFM)引脚的状态配置的。
重传功能允许数据从FIFO重新读取不止一次。RCLK边上升时RT\输入上的低值通过将读指针设置为内存数组的第一个位置来启动重传操作。零延迟重传定时模式可以通过RM (retransmit timing mode)来选择。在主复位期间，低RM选择零延迟重传。在主复位期间，RM上的高延时选择正常延时。
如果选择零延迟重发操作，如果RT较低，则第一个要重发的数据字相对于发起重发的同一RCLK边缘放置在输出寄存器上。
在主复位(MRS)期间，所有操作模式的功能都被编程。这些包括FWFT或标准定时、输入总线宽度、输出总线宽度、大端或小端、重传模式、可编程标志操作和编程方法、可编程标志默认偏移量以及偶校验选择。读和写指针被设置为FIFO的第一个位置。然后，根据选择的时序模式，EF\设置为低或or \设置为高，FF\设置为高或IR\设置为低。PAE\设置低，PAF\设置高，HF\设置高。Q输出设置较低。
部分重置(PRS)\也设置读和写指针到内存的第一个位置。但是，在部分复位之前存在的计时模式、可编程标志编程方法、默认或可编程偏移设置、输入和输出总线宽度、大端/小端、偶校验选择和重传模式保持不变。标记将根据计时模式和生效偏移量进行更新。PRS\是有用的重置设备中操作时，重编程可编程标志和其他功能将是不可取的。
提供了大端/小端数据字格式。当数据以长字(×18)格式写入FIFO，并以小字(×9)格式读出FIFO时，这个函数是有用的。如果选择大端模式，写入FIFO的长字的最高位字节(MSB)(字)将首先从FIFO中读出，然后是最低位字节(LSB)。如果选择little-endian格式，则先读出写入FIFO的长字的LSB，然后读出MSB。需要的模式在主复位期间由大端/小端(BE)\引脚的状态配置。
当编程标记偏移时，点缀/非点缀奇偶校验(IP)位功能允许用户选择加载到并行端口(D0-Dn)的字中的奇偶校验位。如果选择了杂奇偶校验模式，FIFO在对标志偏移进行并行编程时假定奇偶位位于位D8位置。如果选择非分散奇偶校验模式，则假定D8为有效位，忽略D16和D17。IP模式被选择在主复位期间由IP输入引脚的状态。只有当输入宽度设置为×18模式时，此模式才相关。
SN74V263、SN74V273、SN74V283和SN74V293采用TI的高速亚微米CMOS技术制作。
有关此设备系列的更多信息，请参阅以下应用程序报告:
