这个4-，8-或16-差分线路接收器系列(可选集成终端)实现了低压差分信号(LVDS)的电气特性。这种信号技术降低了5v差分标准电平的输出电压级别(如EIA/TIA-422B)，以减少功率，提高开关速度，并允许使用3v供电轨进行操作。

任何差分接收器提供一个有效的逻辑输出状态，在输入共模电压范围内的差分输入电压为±100 mv。输入共模电压范围允许两个LVDS节点之间的地电位差为1v。此外，LVDS信号的高速切换几乎总是需要在电缆或传输介质的接收端使用线路阻抗匹配电阻。LVDT产品通过与接收器集成消除了这个外部电阻。

该设备和信令技术的预期应用是在大约100 欧姆的可控阻抗介质上进行点对点基带数据传输。传输介质可以是印刷电路板的痕迹、背板或电缆。大量的接收器集成到相同的衬底，加上平衡信号的低脉冲倾斜，允许时钟和数据的非常精确的定时校准，用于同步并行数据传输。当与配套的8通道或16通道驱动器(分别为SN65LVDS389或SN65LVDS387)一起使用时，在单边缘时钟系统中，以很小的功率可以实现每秒超过2亿的数据传输。

数据传输的最终速率和距离取决于介质的衰减特性、噪声与环境的耦合以及其他系统特性。