TL16C2752是TL16C2552的速度和功能升级。由于它们是pinout和软件兼容的，如果需要，设计可以很容易地从TL16C2552迁移到TL16C2752。TL16C2752中的附加功能是通过扩展寄存器集访问的。一些关键的新功能是更大的接收和发送FIFO，嵌入式IrDA编码器和解码器，RS-485收发器控制，软件流控制(Xon/Xoff)模式，可编程的发送FIFO阈值，扩展的接收和发送中断阈值水平，并延长了流量控制暂停/恢复操作的接收阈值水平。

TL16C2752是一种双通用异步收发器(UART)。它集成了两个独立UART的功能:每个UART都有自己的寄存器集并发送和接收fif。两个uart只共享数据总线接口和时钟源，否则它们独立运行。UART函数的另一个名称是异步通信元素(ACE)，这些术语可以互换使用。本文档的大部分描述了每个ACE的行为，理解了两个这样的设备被合并到TL16C2752中。

功能上相当于TL16C450上电或复位(单个字符或TL16C450模式)，每个ACE可以放置在一个替代FIFO模式。通过缓冲接收和传输字符，这减轻了CPU过多的软件开销。每个接收器和发射器在各自的FIFO中存储多达64个字节，接收FIFO包括每字节三个额外的比特用于错误状态。在FIFO模式中，可选择的硬件或软件自动流量控制功能可以通过自动控制串行数据流显著减少程序过载和提高系统效率。

每个ACE执行串并联转换数据收到外围设备或调制解调器和商店的并行数据接收缓冲区或FIFO,并且每个ACE发送从CPU上执行parallel-to-serial转换数据后存储的并行数据传输缓冲区或FIFO。CPU可以随时读取任意一种ACE的状态。每一个ACE包括完整的调制解调器控制能力和一个处理器中断系统，可以根据应用程序量身定制。

每个ACE包括一个可编程的波特率发生器，它能够将参考时钟的因数从1除到65535，从而为发送和接收逻辑产生一个16×或8×内部参考时钟。每个ACE最多可容纳3 mbaud串行数据速率(48 mhz输入时钟)。作为一个参考点，该速度将产生333-ns位时间和3.33-=s字符时间(用于8,N,1串行数据)，内部时钟运行在48 MHz和16×采样。

每个ACE都有一个TXRDY和RXRDY(通过曼氏金融)输出，可用于连接DMA控制器。