TLK1002A是一款单片双信号调理收发器。

该芯片支持从1.0 Gbps到1.3 Gbps的数据速率。片上时钟产生锁相环(PLL)从外部应用的参考时钟产生所需的半速率时钟。这个参考时钟大约等于数据速率的十分之一。它可能是关闭频率从两个接收的数据流高达±200ppm。

两个数据路径的实现是相同的。实现的输入缓冲器提供了400 mVp-p差分输入灵敏度。

数据路径容忍高达0.606 UI总输入抖动。信号重定时是通过锁相环(PLL)电路来实现的。重新计时的输出信号馈送到VML输出缓冲器，它提供输出振幅的典型1600mVp-p差分跨外部2x50负载。

TLK1002A只需要一个1.8 V电源电压。稳健的设计避免了特殊的芯片外电源滤波的必要性。

先进的低功耗CMOS设计导致低功耗。