TMS320C64x DSP(包括TMS320C6414、TMS320C6415和TMS320C6416设备)是TMS320C6000 DSP平台中性能最高的定点DSP一代。的TMS320C64x (C64x)设备基于第二代高性能、先进的VelociTI 超长指令字(VLIW)架构(VelociTI。2 由德州仪器(TI)开发，使这些dsp成为多通道和多功能应用的优秀选择。C64x 是C6000 DSP平台的代码兼容成员。

在720兆赫兹的时钟频率下，C64x设备每秒可执行5760亿条指令(MIPS)，为高性能DSP编程挑战提供了成本效益高的解决方案。C64x dsp具有高速控制器的操作灵活性和阵列处理器的数字化能力。C64x DSP核心处理器有64个32位字长通用寄存器和8个高度独立的功能单元- 2个32位结果乘法器和6个算术逻辑单元(alu) -与VelociTI。2 扩展。VelociTI。8个功能单元中的2 扩展包括新的指令，以加速关键应用程序的性能，并扩展VelociTI 体系结构的并行性。C64x每周期可以产生4个16位的乘累加(MACs)，总共每秒可产生2880万个MACs，或者每周期可以产生8个8位的MACs，总共5760个MMACS。C64x DSP还具有与其他C6000 DSP平台设备类似的特定应用程序硬件逻辑、片上内存和附加的片上外围设备。

C6416器件有两个高性能嵌入式协处理器[维特比解码器协处理器(VCP)和Turbo解码器协处理器(TCP)]，显著加快了芯片上的信道解码操作。在CPU时钟被4除时工作的VCP可以解码超过600个7.95-Kbps自适应多速率(AMR) [K = 9, R = 1/3]话音通道。在生成硬决策或软决策时，VCP支持约束长度K = 5、6、7、8和9，速率R = 1/2、1/3和1/4，以及灵活的多项式。在CPU时钟除以2的TCP可以解码多达43个384 kbps或7个2-Mbps turbo编码通道(假设6次迭代)。TCP实现了max*log-map算法，旨在支持第三代合作伙伴项目(3GPP和3GPP2)所需的所有多项式和速率，具有完全可编程的帧长度和turbo交织器。解码参数(如迭代次数和停止标准)也是可编程的。VCP/TCP与CPU之间的通信通过EDMA控制器实现。

C64x使用基于缓存的两级架构，并拥有强大而多样的外围设备。Level 1 program cache (L1P)是一个128-Kbit的直接映射cache, Level 1 data cache (L1D)是一个128-Kbit的2-way set-associative cache。2级内存/缓存(L2)由8mbit内存空间组成，在程序和数据空间之间共享。L2内存可以配置为映射内存或缓存(最多256K字节)和映射内存的组合。外围设备包括三个多通道缓冲串行端口(McBSPs);异步传输模式(ATM) Slave [UTOPIA Slave]端口的8位通用测试和操作PHY接口(仅C6415/C6416);三个32位通用定时器;用户可配置的16位或32位主机端口接口(HPI16/HPI32);外围组件互连(PCI)[仅C6415/C6416];具有16个GPIO引脚的通用输入/输出端口(GPIO);和两个无胶外部存储接口(64位EMIFA和16位EMIFB)，两者都能够连接同步和异步存储器和外设。

C64x有一套完整的开发工具，其中包括:具有特定于C64x增强功能的高级C编译器，简化编程和调度的汇编优化器，以及用于查看源代码执行的Windows 调试器接口。