TMS320C64x DSP(包括TMS320C6418设备)是TMS320C6000 DSP平台中性能最高的定点DSP一代。TMS320C6418 (C6418)器件基于德州仪器(TI)开发的第二代高性能、先进的VelociTI 超长指令字(VLIW)体系结构(VelociTI.2 )。高性能、低成本的C6418 DSP为电信、软件无线电、数字地面电视广播(DTTB)和数字广播卫星/通信卫星(BS/CS)应用降低系统成本。C64x 是C6000 DSP平台的代码兼容成员。

在600mhz的时钟速率下，C6418器件的性能可达每秒4800万个指令(MIPS)，为高性能DSP编程挑战提供了成本效益高的解决方案。C6418 DSP具有高速控制器的操作灵活性和阵列处理器的数字化能力。C64x。DSP核心处理器有64个32位字长通用寄存器和8个高度独立的功能单元- 2个32位结果乘法器和6个算术逻辑单元(alu) -使用VelociTI。2 扩展。VelociTI。8个功能单元中的2 扩展包括新的指令，以加速视频和成像应用程序的性能，并扩展VelociTI 体系结构的并行性。C6418可以在每周期产生4个16位的乘法累积(MACs)，总共每秒产生2400万个MACs，或者每周期产生8个8位的MACs，总共4800个MMACS。C6418 DSP还具有与其他C6000 DSP平台设备类似的特定应用程序硬件逻辑、片上内存和附加的片上外围设备。

C6418器件有一个高性能嵌入式协处理器[维特比解码器协处理器(VCP)]，显著加快了芯片上的信道解码操作。在CPU时钟被4除时工作的VCP可以解码超过500个7.95-Kbps自适应多速率(AMR) [K = 9, R = 1/3]话音通道。在生成硬决策或软决策时，VCP支持约束长度K = 5、6、7、8和9，速率R = 1/2、1/3和1/4，以及灵活的多项式。VCP和CPU之间的通信通过EDMA控制器实现。

C6418使用一个基于缓存的两级架构，并拥有一组强大而多样的外设。Level 1 program cache (L1P)是一个128-Kbit的直接映射cache, Level 1 data cache (L1D)是一个128-Kbit的2-way set-associative cache。2级内存/缓存(L2)由一个4mbit内存空间组成，在程序和数据空间之间共享。L2内存可以配置为映射内存，缓存(最多256K字节)，或两者的组合。外设包括:两个多通道缓冲音频串行端口(McASPs);两个集成电路总线模块(I2Cs);两个多通道缓冲串行端口(McBSPs);三个32位通用定时器;用户可配置的16位或32位主机端口接口(HPI16/HPI32);具有可编程中断/事件生成模式的16脚通用输入/输出端口(GP0);32位无胶外部存储接口(EMIFA)，能够连接同步和异步存储和外设。

每个McASP端口支持一个发送和一个接收时钟区，有六个串行数据引脚，可以单独分配到两个区域中的任何一个。串口支持在每个引脚上从2到32个时隙时分多路复用。C6418有足够的带宽来支持所有六个串行数据引脚传输192khz立体声信号。每个区域中的串行数据可以同时在多个串行数据引脚上传输和接收，并按照Philips Inter-IC Sound (I(2)S)格式的多种变体进行格式化。

此外，McASP发射机可编程同时输出多个S/PDIF、IEC60958、AES-3、CP-430编码数据通道，与单个RAM包含用户数据和通道状态字段的完整实现。

McASP还提供了广泛的错误检查和恢复功能，例如每个高频主时钟的坏时钟检测电路，它验证主时钟是否在程序设定的频率范围内。

TMS320C6418上的I2C端口允许DSP轻松地控制外围设备和与主机处理器通信。此外，标准的多通道缓冲串行端口(McBSP)可用于与串行外设接口(SPI)模式外设设备通信。

C6418有一套完整的开发工具，其中包括:一个新的C编译器，一个简化编程和调度的汇编优化器，以及一个Windows 调试器接口，用于查看源代码执行。